AMD正在探索如何在晶片上堆疊L2快取以獲得更低延遲

AMD 新發表了一篇題為「平衡延遲堆疊式快取」的研究論文，探討未來晶片上堆疊 L2 快取的方法，同時盡可能提供更低的延遲，該論文專利註冊號是 US20260003794A1。 目前大家所熟知的堆疊式快取便是 AMD 推出的 3D V-Cache，運用矽通孔連接主體運算晶片和快取記憶體。